PAT-NO:

JP402027600A

DOCUMENT-IDENTIFIER: JP 02027600 A

TITLE:

INTEGRATED CIRCUIT DEVICE

PUBN-DATE:

January 30, 1990

INVENTOR-INFORMATION:

NAME

HIRASHIMA, MASAYOSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD

N/A

APPL-NO:

JP63177820

APPL-DATE:

July 15, 1988

INT-CL (IPC): G11C029/00

US-CL-CURRENT: 714/763, 714/FOR.103

ABSTRACT:

PURPOSE: To reduce the number of auxiliary memories by forming a memory cell

which adds one bit error correcting circuit, error-corrects and stores data,

and error-corrects and reads them at the time of reading, an error-correcting

logic, a control logic, etc., on the same semiconductor substrate.

CONSTITUTION: A residual memory cell having a smaller information quantity

than that to be stored into an integrated circuit to which digital signals are

stored bit by bit at every one memory cell is provided, and an error-correcting

logic circuit 2 to generate the error-correcting code at a (k) bit for an (n)

bit of the information quantity, a pair of data registers 7 and 8 to temporarily save the information, and a control logic 6 to control the data

register, the error-correcting logic and the address of the memory cell are

formed on the same semiconductor substrate. Further, an (n+k) bit is read, the

error is corrected, and the correct data at the (n) bit are obtained. Thus,

the number of the auxiliary memories can be reduced.

COPYRIGHT: (C)1990,JPO&Japio

⑨ 日本国特許庁(JP) ⑩ 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-27600

Solnt. Cl. 5

識別配号

庁内整理番号

❸公開 平成2年(1990)1月30日

G 11 C 29/00

302

7737-5B

審査請求 未請求 請求項の数 2 (全5頁)

69発明の名称 集積回路装置

②特 願 昭63-177820

220出 願 昭63(1988)7月15日

個発明 者 正 芳 大阪府門真市大字門真1006番地 松下電器産業株式会社内

の出 願 人 松下電器產業株式会社 大阪府門真市大字門真1006番地

四代 理 人 弁理士 栗野 重孝 外1名

1、発明の名称

集積回路装置

2、特許請求の範囲

(1) デジタル信号を1メモリセル毎に1ピットず つ記憶せしめる集積回路に記憶させる情報量より も少ない剰余のメモリセルを設け、情報量ユピッ トに対してkピットの誤り訂正コードを発生させ る誤り訂正ロジック回路と、情報を一時待避させ る1対のデータレジスタと、前記データレジスタ 及び誤り訂正ロジックとメモリセルのアドレスと を制御する制御ロジックとを同一の半導体基板上 に形成したことを特徴とする集積回路装置。

(2) 一度に書込む情報のピット数が、誤り訂正コ ードを付加する情報のピット数点の 元の時に、 8 回の書込み毎にコピット毎の誤り訂正コードを付 加する制御ロジックを付加したことを特徴とする 特許請求の範囲第1項記載の集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は、半導体メモリ、特に大規模なデジタ ル信号記憶用の集積回路装置に関するものである。 従来の技術

従来の半導体メモリにおいては、メモリを行政 は列単位に分け、行或は列を余分に設け、1 ビッ トでも欠陥があれば、行政は列単位で予備と入れ 替えていた。

発明が解決しようとする課題

しかるに、1 ビットの欠陥を救済するため、行 取は列単位で予備を設けると、欠陥のビット数が 敗在して増加すると、大容量メモリでは、予備の メモリも数多く準備せねばならないという問題が 発生する。

本発明は上記課題に鑑み、予備のメモリ数を減 らすことができると共に、検査後に、配線替えを するといり工数を削減することのできる集積回路 装置を提供することを目的とする。

課題を解決するための手段

本発明の集積回路は、1 ピット誤り訂正回路を 付加し、データは誤り訂正してメモリし、読み出

し時は誤り訂正して読み出すようにしたメモルセル、誤り訂正ロジック、制御ロジック等を同一の 半導体基板上に形成したものである。

作 用

本発明によれば、メモリへ書込むデータを、 ロ ビット単位に分割し、ロビット毎に k ビットの誤 り訂正ビットを付加して書込む。即ち行又は列を ロ+ k ビットで構成する。そしてロ+ k ビットを 読み出し、誤り訂正を行ない、ロビットの正しい データを得るものである。

実 施 例

第1図に本発明の一実施例を示す。メモリ1の 確成を(n+k)×p とする。行は(n+k)ビットとし、pを列の数とする。n+k=T2と考え ると、k=B・n=64でハミングコードを用いれば1ビットの誤り訂正が行なえる。データとして64ビット単位とすることは不自然な値ではない。k=9とすれば、n=12Bにできる。ロと との値は、メモリ1のビット単位の不良率を考慮 して決めればよい。以下n=64・k=8として

ットのデータをメモリセル1へ書込む手順を考え る。64ピットのデータを直列で扱うので、アド レスは 0. 1, 12, 13, 14, 15 の日ピットあ ればよい。12の端子中、4〇~4gに相当する6 個のアドレスラインの値が変化し、その変化に同 期して、端子9の入力が変化し、先ずパッファメ モリてへ書込まれる。パッファメモリアのアドレ スは、端子12の8ピットのアドレスをアドレス 発生回路5を介して得ている。バッファメモリア を書込モードに設定することは制御回路8によっ・ て行なう。次の84ピットはパッファメモリ8へ 魯込まれ、この時、バッファメモリでは制御回路 6により読出モードに設定され、アドレスも制御 回路のから供給される。又、この時、パッファメ モリアの出力を誤り訂正ロジック部2へ伝えるよ **らに制御回路6の出力で切替ゲート4を設定し、** 84ピットを誤り訂正ロジック部2へ伝え、誤り 訂正ロジック部2で誤り訂正ピット8ピットを付 加する。計で2ピットがメモリセル1へ伝えられ る。第1図の1はメモルセル以外に必要な周辺回

説明する。

第1図中1はメモリセル、2は誤り訂正ロジッ ク部、3は誤り訂正された信号から、誤り訂正を 行なって、情報ロ=64のみを出力する回路、4 はデータバッファメモリてと8の出力を切替えて、 誤り訂正ロジック部2へ供給する切替ゲートであ る。5は客込/統出しのアドレスを発生させる回 路、8はメモリ全体を制御する制御回路、7と8 **は交互に書込/読出しを行なりパッファメモリで、** ュピットの容量を有する。9は入力端子で、簡単 のため 1 ケのみ示してあるが、8 ピット並列入力 ても支障はない。出力端子13も、同様である。 以下の説明では扱うデータは直列とし、端子9. 13は各1ケとして扱う。10はクロック端子で、 使わなくても支障ないが、ここでは動作を判り易 くするためクロックを用いるものとする。クロッ クは内部で発生させても良い。11は春込/読出 しを指定する端子である。12はアドレス指定の 端子である。

先ず、データの書込みについて述べる。64ピ

路を含むことは云りまでもない。メモリセル1の 書込み、説出しの制御は制御回路ので行ない、書 込みアドレスと読み出しアドレスの切替は通常の メモリと同じく、外部で行なり。

掛込み読み出しの時間的経過を第2回により補 足説明する。時刻ti~toの間にXi の64ビッ トの情報が第1図のパッファメモリてへ書込まれ、 t₁₁~t₁₂の間にパッファメモリアから誤り訂正 ロジック部2へ伝えられる。この間、アドレス発 生回路をから、メモリ1と、バッファメモリア。 8ヘアドレスが伝えられる。データパッファメモ リアからの読み出しは、メモリセル1の最小アク セス時間に合わせてある。 ヒ11~ヒ21では X2 の 情報64ピットがデータバッファメモリ8へ書込 まれ、t₂₁~t₂₂の間にパッファメモリ8から切 替ゲート4を介して、誤り訂正ロジック部2へ伝 えられ誤り訂正される。以降これを繰返す。読み 出しは、64ピット分のアドレスを指定し、64 ピット単位で読み出す。出力パッファ及び誤り訂 正ロジック3の中には、第3回に示すように、デ

ータバッファメモリアと8に対応するメモリ3A と3Bが含まれている。

以下第3図を参照しつつデータの読出しについ て述べる。説出しのタイミングは第4図に示す。 時刻 T₁~T₂ でメモリ1から、第2図の X₁の記憶 されているメモルセル64ピットを読み出す。Ҳ の64ビットは誤り訂正部3Cのメモリに一度記 憶され、T2~T11の間に誤り訂正される。誤り訂 正の仕方は、データを直列で扱っても、並列で扱 ってもよいが、並列処理の場合、メモリセル1と「 誤り訂正部3Cの間の接続線が増大する。直列処 理でも、T₁~T₂ とT₂~T₁₁が同程度の時間を見 込んでおけば十分である。To~Tion間に、誤り 訂正部3Cから、パッファメモリ3A(又は3B) へX₁の64ビットを転送しても、T₁₁~T₁₂の 間に転送してもよいが、ととではT₁₁までに転送 が終るものとする。 T11 から3 Rの入力が第4 図Dの如く高レベルになり、インパータ3Rの出 力が低レベルになり、データパッファメモリ3A が続出し状態となり、 T₁₁~T₂₁ の間にパッファ

せるため、パッファメモリ3A。3Bへ別のアドレスを供給する。R/Wアドレス発生部3.Wでは、パッファメモリ容量が64ピット故、a₀~a₅の6ピットを指定するが、メモリセル1は制御回路6から、それより上位a₆~a_k ビットを指定する。

上記の如く構成すると、読出し、審込みの始めのみ、誤り訂正する1単位分だけ遅れるが、連続して、読出し、審込みをする場合は、始の遅れがそのまゝずれるだけであり、システム設計時に配慮しておけば支障はない。以上述べた如く權成すれば、データは1ビット誤り訂正されて審込まれ、1ビット誤り訂正されて出力されるので、64ビット(詳しく云えば64+8)中の1ビットの欠陥は救済される。

発明の効果

以上のように本発明によれば、大容量メモリで、 欠陥が増加した場合の欠陥数済が容易である。上 記説明では、84+8のビット構成をとったが、 例えば、512ビットに対し、10ビットの訂正 コードを付加しても1ビットのエラーは訂正でき メモリ3Aから、X₁ の84ビットが読み出され セレクタ3Sを介し、出力バッファ30へ伝えら れ、出力パッファ3Uで適当なレベルと、インピ ーダンスに変換され、端子13から出力される。 $T_{11} \sim T_{21} \tau d$, $\tau \nu \rho \rho \beta \beta \delta d \kappa_{\gamma} \gamma_{\gamma} \lambda \tau \delta$ 3Aの出力を通過させ、T₂₁~T₃₁ ではパッフ ァメモリ3Bの出力を通過させる。これは第4図 Dの波形を用いればよく、制御回路Bでとれを形 成するのは容易である。 T11~T21で、パッファ メモリ3AからX4の64ピットを読み出している 間、メモリセル1から、誤り訂正部3CへXっの データが読み出される。 $T_{11} \sim T_{12}$ の間に X_2 を 読み出し終り、T₁₂~T₂₁の間に誤り訂正し、メ モリ3Bへ書込む。第4図Dの信号が、バッファ メモリ3Bに加えられているので、パッファメモ リ3Bは書込み状態である。 T₂₁までに、 X₂の バッファメモリ3Bへの書込みが終了する。 Tot からはパッファメモリ3BからX2064ビットが 競み出される。以下とれを繰返す。R/Wァドレ ス発生部3Wでは、上記説明通りの動作を実行さ


る。仮にメモリのビットエラー率がO.1 多とでないに対し、1 Oビットの誤り訂正できる。従ってきる。従っては、会裕を持って誤り訂正できる。従ってとは、分を体で1 B M ビット以上のから、平均的ないでは、1 ピットの中にはは、1 ピットの中にはは、1 ピットの大のでは、1 での大のでは、1 での大のでは、1 での大のでは、1 での大のでは、1 での大のでは、1 での大のでは、1 での大のでは、1 でのようには、1 でのないでのでは、1 でのできる。 5 1 2 ビットに対し、1 O 単加をできる。 5 0 0 配級替えて、1 といの増加は、大路教育のための配級替えて、2 といの増加は、大路教育のための配級替えて、3 といの増加になる。

4、図面の簡単な説明


第1図は本発明の一実施例の集積回路のプロック図、第2図はデータ書込み時のタイムチャート、第3図は第1図の要部の動作説明のプロック図、第4図はデータ読出し時のタイムチャートである。

1……メモリセル、2……誤り訂正ロジック部、

3 ……出力パッファおよび誤り訂正ロジック部、
4 ……切替ゲート、5 ……アドレスパッファ、 8
……制御ロジック部、ア、8 ……パッファメモリ。
代理人の氏名 弁理士 栗 野 重 孝 ほか1名




第 2 図




BEST AVAILABLE COPY



第 3 図



第 4 図



BEST AVAILABLE COPY